2012年9月25日，西安華芯采用中芯國(guó)際 (SMIC) 55nm低漏電邏輯工藝完成的高速大容量SRAM 編譯器目前已經(jīng)可以交付客戶使用。該款I(lǐng)P為單端口同步SRAM，已完成測(cè)試芯片的流片和硅片測(cè)試。編譯器支持可選位寬2~64 bit，支持8/16/32列選擇寬度, 支持按位屏蔽的寫操作，版圖可自動(dòng)生成電源環(huán)，并提供額外的測(cè)試模式供測(cè)試用途和用戶高級(jí)應(yīng)用。與65nm SRAM IP相比，該款I(lǐng)P采用了較先進(jìn)的55nm工藝，并使用了面積更小的存儲(chǔ)單元進(jìn)行設(shè)計(jì)，因而能夠?yàn)榭蛻艄?jié)省SRAM的面積達(dá)20%以上。